三星3nm GAAFET工藝節(jié)點或延期到2024年

三星在2020年的時候，宣布攻克了3nm工藝節(jié)點的關(guān)鍵技術(shù)GAAFET全環(huán)繞柵極晶體管工藝，預(yù)計會在2022年正式推出新工藝，并在今年3月份的IEEE國際集成電路會議上，介紹了該工藝的相關(guān)細(xì)節(jié)。

據(jù)三星介紹，該工藝節(jié)點稱為3GAE，其晶體管的結(jié)構(gòu)使得設(shè)計人員可以通過調(diào)節(jié)晶體管通道的寬度來精確地對其進(jìn)行調(diào)諧，以實現(xiàn)高性能或低功耗。較寬的薄片可以在更高的功率下實現(xiàn)更高的性能，而較薄/較窄的薄片可以降低功耗和性能。相比7LPP工藝，3GAE可以在同樣功耗下讓性能提高30%，或同樣頻率下能讓功耗降低50%，晶體管密度最高可提高80%。此前三星表示，采用3GAE工藝技術(shù)已正式流片。

不過據(jù)SemiAnalysis報道，采用了新技術(shù)的3GAE工藝節(jié)點似乎沒那么順利，批量生產(chǎn)推遲到了2024年。如果情況屬實，這意味著三星在制造工藝上會繼續(xù)落后于臺積電（TSMC）。得益于新材料和新技術(shù)的運(yùn)用，按照臺積電的規(guī)劃，2024年會將2nm工藝投入生產(chǎn)。

目前英特爾在10nm以下工藝的研發(fā)工作進(jìn)展緩慢，早已落后于臺積電和三星，短時間內(nèi)也難以趕上。三星被視為最有機(jī)會趕上臺積電的半導(dǎo)體制造廠商，特別是在3nm工藝節(jié)點上，比臺積電更早引入GAAFET全環(huán)繞柵極晶體管工藝（臺積電要到2nm工藝才會應(yīng)用），被認(rèn)為是趕超的關(guān)鍵。