三星將采用BSPDN打造2nm芯片 采用背面供電技術(shù)

三星在3nm工藝上引入了全新的GAAFET全環(huán)繞柵極晶體管架構(gòu)，目前已成功量產(chǎn)。按照三星公布的半導(dǎo)體工藝路線圖，其計(jì)劃在2025年開(kāi)始大規(guī)模量產(chǎn)2nm工藝，而更為先進(jìn)的1.4nm工藝預(yù)計(jì)會(huì)在2027年量產(chǎn)。

據(jù)The Elec報(bào)道，三星計(jì)劃使用一種成為“BSPDN（背面供電網(wǎng)絡(luò)）”的技術(shù)，用于2nm芯片上。三星的研究員Park Byung-jae在SEDEX 2022上，就介紹了BSPDN的相關(guān)情況，表示技術(shù)從過(guò)去的高k金屬柵極工藝到FinFET，接著邁向MBCFET，然后到BSPDN。相信不少人對(duì)FinFET都非常熟悉，過(guò)去被稱為3D晶體管，是10nm級(jí)工藝的關(guān)鍵技術(shù)，而目前三星已轉(zhuǎn)向GAAFET。

未來(lái)借助小芯片設(shè)計(jì)方案，可以不再在單個(gè)芯片上應(yīng)用同種工藝，而是可以連接來(lái)自不同代工廠不同工藝制造的各種芯片模塊，也稱為3D-SOC。BSPDN可以理解為小芯片設(shè)計(jì)的演變，將邏輯電路和內(nèi)存模塊并在一起，與現(xiàn)有方案不同的是，正面將具備邏輯功能，而背面將用于供電或信號(hào)路由。

事實(shí)上，BSPDN并不是首次出現(xiàn)。其作為概念于2019年IMEC研討會(huì)上被提出，2021年IEDM的一篇論文中又做了引用。據(jù)稱，2nm工藝應(yīng)用BSPDN，經(jīng)過(guò)后端互聯(lián)設(shè)計(jì)和邏輯優(yōu)化，可以解決FSPDN造成的前端布線堵塞問(wèn)題，將性能提高44%，功率效率提高30%。